Please use this identifier to cite or link to this item: http://repositorio.uas.edu.mx/jspui/handle/DGB_UAS/356
Title: Implementación eficiente para aceleración por hardware en sistemas FPGA-Microprocesador.
metadata.dc.creator: Galaviz Bernal, Martin
metadata.dc.contributor.advisor: Millán Almaraz, Jesús Roberto
Keywords: Hardware
Arquiteturas de cómputo
Abstract: Actualmente, es cada vez más como un implementar algoritmos sobre arquitecturas de cómputo heterogéneas, en donde existe más de una unidad de procesamiento de datos. En esta tesis se pretende integrar arquitecturas de cómputo, en un enfoque híbrido, en donde coexisten un CPU de arquitectura ARM y un FPGA en el mismo circuito integrado. En esta arquitectura, se planea implementar algoritmos con posibilidades de ser procesados en paralelo, tal es el caso de algoritmos de procesamiento de imágenes. Para lograr lo anterior, es necesario modificar los algoritmos secuenciales de procesamiento de imágenes y adaptarlos para que utilicen recursos que posibiliten la paralelización de tareas.
URI: http://repositorio.uas.edu.mx/jspui/handle/DGB_UAS/356
Series/Report no.: Clasificacion local;
metadata.dc.type: Tesis de maestría
metadata.dc.degree.postgraduate: Maestría en Ciencias de la Información
metadata.dc.degree.name: Maestría en Ciencias de la Información
Issue Date: Feb-2023
Publisher: Universidad Autónoma de Sinaloa
Appears in Collections:Maestría en Ciencias de la Información

Files in This Item:
File Description SizeFormat 
Implementación eficiente para aceleración por hardware en sistemas FPGA-Microprocesador.pdfTexto Completo33.69 MBAdobe PDFThumbnail
View/Open


This item is licensed under a Creative Commons License Creative Commons